岗位职责：
1.参与高性能CPU架构及微架构定义，负责相关模块的方案设计、规格编写与RTL实现，满足性能、频率、面积和功耗目标。
2.负责CPU一个或多个关键模块的设计，包括前端、分支预测、乱序执行、执行单元、Load/Store、Cache、TLB、预取或一致性接口等。
3.调研业界先进CPU微架构及实现技术，开展方案评估和原型验证，推动有竞争力的设计落地。
4.编写高质量、可综合、可验证的Verilog/SystemVerilog代码，配合完成Lint、CDC、综合及相关设计检查。
5.与性能团队协作，基于性能模型、RTL仿真和Benchmark分析持续优化CPU性能。
任职要求：
1.计算机、微电子、集成电路、电子工程或相关专业，硕士研究生及以上优先。
2.了解计算机体系结构和CPU流水线，理解乱序执行、分支预测、Cache、虚拟存储等基本原理。
3.了解CPU一个或多个关键模块的微架构设计与实现。
4.熟悉RISC-V、ARM或x86中的至少一种指令集架构。
5.具备良好的Verilog/SystemVerilog设计能力。
6.了解Lint、CDC、综合、时序分析和低功耗设计等前端设计流程。
7.具备良好的问题分析、沟通协作和技术总结能力，对新技术有探索热情。